阿波罗网郑浩中报导/加拿大半导体研究机构TechInsights近日公布对华为海思（HiSilicon）麒麟9030 Pro的制程逆向工程分析，确认这款芯片采用中芯国际（SMIC）N+3工艺。该工艺被定位为7纳米级制程的进阶版本，而非外界一度猜测的真正5纳米节点。研究团队从晶体管到金属互连逐层量测，结论与2025年底至2026年中陆续公开的拆解结果一致：中芯在无法获得极紫外光（EUV）设备的情况下，依靠深紫外光（DUV）多重图形化继续推进，密度有实质提升，但整体微缩程度仍明显落后台积电（TSMC）与三星已量产的5纳米制程。
华为于2025年11月25日发布Mate80系列，旗舰机型Mate80 Pro Max搭载麒麟9030 Pro。当时中芯并未公布制程路线图，外界对芯片究竟是5纳米、6纳米还是N+2改良版众说纷纭。2025年12月，TechInsights完成对Mate80 Pro Max的早期拆解，通过结构与关键尺寸实测，确认麒麟9030系列采用N+3。分析师拉杰什·克里希纳穆尔蒂（Rajesh Krishnamurthy）当时指出，N+3是既有7纳米级N+2的缩放延伸，密度有意义提升，但“在绝对值上仍明显不及台积电与三星的商用5纳米”。
2026年3月，TechInsights在平台上发布更完整的制程分析报告，覆盖前段制程（FEOL）、中段（MOL）与后段制程（BEOL）的关键尺寸、图案化策略与光罩组合。2026年6月，另一家研究机构SemiAnalysis的STEEL实验室公布首份公开拆解，给出更具体的数字：N+3最小金属间距（M0）约32.5纳米，局部比英特尔（Intel）18A部分出货产品的36纳米更紧；晶体管密度约113.4百万晶体管/平方毫米，略高于台积电成熟N6节点的约107.7百万晶体管/平方毫米。这些数据表明，中芯通过自对准四重图形化（SAQP）等DUV多重曝光，以及设计-技术协同优化（DTCO），把逻辑密度推到接近台积电N6的水平。
TechInsights与SemiAnalysis均强调，N+3的前段晶体管几何（鳍片间距、接触栅极间距等）并未出现与5纳米相当的跨越，密度提升更多来自后段互连的激进缩放。多重图形化增加曝光、蚀刻与套刻步骤，缺陷控制、良率与成本压力显著上升。缺乏EUV意味着无法像台积电、三星那样用更短波长一次成形更精细图形，只能用更多掩模层“硬挤”分辨率。结果是：可以量产供货旗舰手机，但能效、成熟度与综合竞争力仍停留在数年前的7纳米级区间，无法对标当前主流5纳米乃至更先进节点。
在美国持续限制先进半导体设备出口的背景下，这项研究被视为检视中国先进芯片自主化进度的重要样本。TechInsights认为，实测结果既可作为晶圆代工技术比较依据，也有助于评估设备需求，以及中芯在纯DUV路径下推进先进制程的现实边界。麒麟9030 Pro证明中芯仍能在封锁下继续微缩，但“看光光”之后的真相是：没有EUV，通往真正5纳米及以下的道路依然陡峭，成本与良率将成为下一阶段更难回避的硬伤。